전체상품목록 바로가기

본문 바로가기


현재 위치
  1. 게시판
  2. 뉴스/이벤트

뉴스/이벤트

뉴스와 이벤트입니다.

게시판 상세
제목 하이닉스, \'웨이퍼레벨 패키지\' 적용 서버 모듈 개발
작성자 대표 관리자 (ip:)
  • 평점 0점  
  • 작성일 2008-12-31 11:42:14
  • 추천 추천하기
  • 조회수 582
하이닉스반도체(대표 김종갑, www.hynix.co.kr)는 23일, 세계 최초로 ‘웨이퍼 레벨 패키지’ 기술을 적용한 4기가바이트(GB) DDR2 초소형 서버용 모듈을 개발했다고 밝혔다.

이 제품은 ‘웨이퍼 레벨 패키지(WLP, Wafer Level Package)’ 및 ‘평면(Planar) 적층’ 기술을 이용해 만들어진 초소형(VLP, Very Low Profile) 서버용 모듈로, 생산원가 절감 및 열 방출에 탁월한 효과가 있다. 웨이퍼 레벨 패키지는 기존 패키지 대비 면적이 절반으로 줄어들어 모듈 제작시 두 배 많은 칩을 배열해 고용량을 구현했다.

‘웨이퍼 레벨 패키지’ 기술이란 웨이퍼 가공 후 하나씩 칩을 잘라내 패키징하던 기존 방식과 달리, 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행한 후 칩을 절단하여 간단히 완제품을 만들어 내는 기술이다. 웨이퍼 레벨 패키지를 적용하면 기존 대비 패키지 생산원가의 약 20% 절감이 가능하다.

또한, 모듈 표면에 칩을 모두 배열하는 평면 적층(Planar Stack) 구조를 채택해 모듈 동작시 발생되는 열을 방출하는데도 탁월한 효과가 있다. 칩을 위로 쌓아올려 적층한 패키지의 경우 많은 열을 발생시키는 단점이 있지만, 칩을 옆으로 붙인 평면 적층의 경우 표면적이 넓어져 열을 쉽게 방출하는 효과가 있다. 초소형(VLP)화된 모듈은 장착시 높이가 기존의 3cm에서 1.8cm로 낮아졌고, 패키지의 두께도 기존의 절반으로 낮아져 서버의 소형화에 적합하다.
 
하이닉스반도체 관계자는 “웨이퍼 레벨 패키지는 내부와 외부를 연결하는 금속 배선이 칩 바로 위에 형성되기 때문에 저항이 작아 고속동작에 유리하다. 차세대 제품인 DDR3 및 DDR4등 고속 디바이스에도 적용할 계획이다.” 라고 말했다.
첨부파일
비밀번호 수정 및 삭제하려면 비밀번호를 입력하세요.
관리자게시 게시안함 스팸신고 스팸해제 목록 삭제 수정 답변
댓글 수정

비밀번호 :

수정 취소

/ byte

비밀번호 : 확인 취소